華為以架構創新與LogicFolding技術，盼在2031實現1.4奈米等效晶片。

華為週一在上海舉行的2026 IEEE國際電路與系統研討會上，由其半導體業務總裁、科學家委員會主任何廷博發表主題演講，公開提出一套稱為「Tau Scaling Law」的新半導體發展路線，並宣稱公司目標在2031年前設計出等效1.4奈米的先進晶片，立即引發國內外關注。

背景與主旨 隨著摩爾定律面臨物理與經濟瓶頸、以及美國對中國的關鍵裝置與技術出口管制，單靠縮小晶體管尺寸已難以為繼。華為提出的Tau Scaling Law，試圖以架構與互連（wiring）最佳化取代單純的節點縮減，強調系統級設計、布線短化與分層整合，作為突破封鎖與延續效能提升的路徑。公司指出，首批採用相關架構LogicFolding的Kirin晶片預計在2026年秋季推出，目標是縮短晶片內部布線並大幅提升效能。

事實與資料 - 發表人與場合：何廷博（華為半導體業務總裁、科學家委員會主任），2026 IEEE國際電路與系統研討會（上海）。 - 時程與目標：Kirin晶片2026年秋季首用LogicFolding；華為宣稱至2031年將達成1.4奈米「等效」晶片設計。 - 歷史投入：華為表示過去六年已設計並量產381款基於Tau Scaling Law的晶片。 - 資料透明度：華為尚未公佈獨立驗證的效能資料或第三方測試結果。

深入分析與評論 技術可行性方面，「等效1.4奈米」用語關鍵在於「等效」二字：這暗示華為主張透過架構改進（如LogicFolding）以及系統級整合，達到可與更小製程節點媲美的效能或能效，而非僅靠極紫外（EUV）光刻和更細的製程節點。此策略在學術與工業界並非全新觀念：許多公司已透過先進封裝、片上系統整合（SoC）與互連最佳化取得顯著效能提升。華為若能在互連延遲、熱管理與軟硬體協同上取得突破，確有可能在不完全仰賴最先進光刻裝置下縮短與領先者的差距。

供應鏈與現實挑戰 然而，技術聲稱仍面臨多重現實障礙：先進製程與高階光刻機（例如ASML的EUV）受限於出口管制，國內先進製程成熟度與良率需時間累積；晶片量產涉及的材料、IC製造與測試設備也可能受限。華為未公佈第三方驗證資料，外界因此對其效能提升幅度與可量產性持保留態度。

替代觀點與駁斥 懷疑論者指出，沒有獨立資料與完整供應鏈支援，1.4奈米等效的宣稱可能屬行銷或長期研發願景。對此可提出反駁：第一，華為強調的是架構與系統層面的累積改進，這類改進已在多個產業案例（如多晶片封裝、互連最佳化）證明能顯著提高整體效能；第二，華為列舉了381款已量產晶片作為實績，顯示其在晶片設計與跨領域整合方面有實務基礎；第三，即便短期無法完全取代極先進製程，架構最佳化仍能為國內產業贏得時間，降低對外部製程的單一依賴。

結語與展望 華為提出Tau Scaling Law標誌著中國業界在面對外部技術限制時，從單一追求製程節點競賽轉向多維度系統與架構創新的策略調整。短期內，市場與技術社群應持續關注：一是華為能否在2026年Kirin產品中提供可驗證的效能提升證據；二是其是否能在未獲第三方驗證前，說服生態系合作夥伴與終端市場。對政策制定者與產業投資者而言，需加強對架構創新與國內先進製造能力的支援，並推動透明的第三方測試與標準化評估，以確保聲稱能轉化為長期競爭力。

點擊下方連結，開啟「美股K線APP」，獲得更多美股即時資訊喔！
https://www.cmoney.tw/r/56/9hlg37

免責宣言
本網站所提供資訊僅供參考，並無任何推介買賣之意，投資人應自行承擔交易風險。

CMoney 研究員

CMoney 團隊透過 AI 結合股市，每日提供重點股票的新聞事件，期望讓投資人更有效率找到各種投資標的的投資事實。