華為在美國嚴厲出口管制壓力下，提出自家「Tau Scaling Law」與新架構LogicFolding，宣稱將於2026年在Kirin晶片導入，並把目標直指2031年前設計出等效1.4奈米晶片，試圖為中國半導體尋找一條不再單靠縮小製程的新路線。

在全球晶片產業仍圍繞摩爾定律打轉之際，遭美國封鎖多年的華為(Huawei Technologies)拋出一個相當激進的新路線：不再單純追逐更小製程，改以自家提出的「Tau Scaling Law」與新架構LogicFolding，企圖在架構與設計層面硬闖一條「後摩爾定律」時代的中國路。

根據華為發布的聲明，在上海舉行的2026 IEEE International Symposium on Circuits and Systems會議上，華為半導體業務總裁兼科學家委員會主任何庭波(He Tingbo)發表題為「New Semiconductor Path in Practice」的主題演講，系統性提出所謂Tau Scaling Law。華為宣稱，面對製程微縮接近物理極限、且關鍵設備受到美國出口管制限制的情況，晶片性能提升不應再單靠把電晶體做得更小，而要改以電路布線、邏輯結構與系統架構的「多維度優化」接手，邁向新一代晶片設計方法論。

在此脈絡下，華為開出一個極為吸睛的長期目標：預計到2031年，有能力設計出等效1.4奈米級別的晶片。雖然公司並未公布第三方可驗證的性能數據，也未說明實際製程節點將由哪家代工廠生產，但在全球業界普遍預期1.4奈米將成為本世紀末期最先進製程之一的背景下，這個宣示被視為中國半導體想在高階晶片領域「不缺席」的政治與產業訊號。

華為口中的關鍵技術，是預計在2026年秋季推出的新一代Kirin處理器上導入的LogicFolding架構。官方說法指出，LogicFolding可藉由「縮短晶片內部布線」與重新折疊邏輯路徑，減少訊號傳輸延遲，進而「顯著改善」晶片整體性能與能效。何庭波在演講中強調，這套設計方法不只瞄準智慧型手機處理器，也會延伸到AI運算晶片，試圖讓在硬體製程上受限的中國供應鏈，透過設計與架構創新彌補差距。

從數據來看，華為表示，過去六年已經依據Tau Scaling Law設計並量產381款晶片，涵蓋多個行業與應用場景。這組數字對外傳遞的訊號，是華為試圖證明這並非單一概念產品，而是一套已在不同領域被驗證、可複製的設計體系。不過，由於外界目前無法取得這些晶片的實際規格與獨立測試結果，外界很難判斷其性能到底與國際領先廠商—例如Nvidia(NVDA)或依賴台積電(TSM)先進製程的設計公司—相比差距多大。

從產業結構角度觀察，華為的這套「新半導體路徑」更多被視為應對美國管制的戰略調整。美方對先進製程設備與EDA工具的出口限制，使中國很難在短期內與全球頂尖晶圓代工廠站在同一起跑線。華為此時強調不再單靠製程縮小、改談設計與架構創新，本質上是把技術路線往「較不受出口管制影響」的環節傾斜，希望在可控的技術堆疊上累積優勢。

然而，外界對這套敘事也不乏質疑聲音。其一，等效1.4奈米的說法，目前欠缺明確的衡量基準：是指邏輯密度、功耗還是整體效能表現與國際1.4奈米製程相當？在半導體領域，細節差異常常決定實際競爭力，單一指標很難完全反映實力。其二，在缺乏EUV等關鍵製程設備的前提下，即使設計與架構創新，最終仍需在某個實際製程節點上落地，如何兼顧良率與成本，仍是巨大挑戰。

此外，AI與高效能運算市場對先進晶片的需求強勁，國際巨頭如Nvidia(NVDA)、Microsoft(MSFT)等，也都在透過軟硬體整合與自研晶片，鞏固自身在雲端與AI生態系中的主導地位。相較之下，華為雖然在中國市場擁有龐大客戶基礎與政策支援，但在全球供應鏈重組與地緣政治風險交織之下，要想把「中國路線」推向國際市場，恐怕還得面對更多技術、商業與監管層面的阻力。

即便如此，華為這次高調提出Tau Scaling Law，仍為當前陷入不確定性的半導體產業，提供了一個不同的思考框架：當摩爾定律不再是唯一標尺，當先進製程不再是人人都拿得到的入場券，設計創新、系統整合與架構演進，可能將決定下一輪競賽的勝負。未來五到十年，華為能否實際交出接近1.4奈米等級的晶片產品，將成為檢驗這條「新路」究竟是技術突破，還是行銷話術的關鍵指標。對中國半導體而言，這不只是單一企業的豪言，而是整個產業能否在逆風中探索出替代路徑的未竟之問。

點擊下方連結，開啟「美股K線APP」，獲得更多美股即時資訊喔！
https://www.cmoney.tw/r/56/9hlg37

免責宣言
本網站所提供資訊僅供參考，並無任何推介買賣之意，投資人應自行承擔交易風險。